西門子(Siemens)數位化工業軟體近期為其積體電路(IC)實體驗證平台Calibre擴充一系列電子設計自動化(EDA)早期設計驗證功能，可將實體和電路驗證任務左移(Shift Left)，在設計與驗證流程的早期階段就識別、分析並解決複雜的IC和系統單晶片(SoC)實體驗證問題，協助IC設計團隊及公司更快將晶片送交製造(Tapeout)。
在設計週期早期便識別並解決問題，不僅有助於壓縮整個驗證週期，還能提供更多時間和機會來改善最終設計的品質。西門子使用合格的簽核(Signoff)要求，為早期分析、驗證與最佳化策略提供經過調整的檢查支援，讓設計公司能簡化設計流程、提高設計師的生產力並縮短上市時間。
Calibre平台的新功能包括Calibre RealTime Custom和Calibre Realtime Digital軟體工具，可為自訂的類比/混合訊號與數位設計。Calibre RealTime介面能直接調用Calibre分析引擎，執行經晶圓代工廠認證具簽核等級Calibre的規則檢查平台(Deck)，針對設計規則違規提供即時回饋及規則遵循建議。
Calibre RealTime Digital中的Calibre nmDRC-Recon使用模型能橫跨區塊、巨集和全晶片布局，以智慧的方式自動分析未成熟及未完整的設計，在設計與驗證流程的早期階段找出並修正具有重大影響的實體布局。
Calibre nmPlatform工具套件整合了各種主流的IC設計與布局實作工具。這種無縫整合的特點，使設計團隊能從智慧財產(IP)、區塊/巨集和全晶片層級輕鬆運用Calibre工具。此外，Calibre平台檢視與除錯的能力可加快各設計階段的速度。