瑞薩(Renesas)發表SiP Top-Down設計環境之開發作業，可在開發系統級封裝(SiP)時提升效率，將多個晶片如系統單晶片(SoC)裝置、多點控制單元(MCU)及記憶體等結合至單一封裝，此設計環境採用由上向下(預測型)設計方式，可在設計的初始階段檢查各項關鍵特性，例如設計品質及散熱等。
瑞薩(Renesas)發表SiP Top-Down設計環境之開發作業，可在開發系統級封裝(SiP)時提升效率，將多個晶片如系統單晶片(SoC)裝置、多點控制單元(MCU)及記憶體等結合至單一封裝，此設計環境採用由上向下(預測型)設計方式，可在設計的初始階段檢查各項關鍵特性，例如設計品質及散熱等。
SiP Top-Down設計環境整合並最佳化多項工具，包括可整合至SiP產品中的晶片資訊資料庫，以及基板布局工具，此環境提供可在設計工具間傳送資料的使用者介面，以提升易用性與彈性，並提供可自動執行作業的設計環境，例如在電路模擬時進行分析，由於具備上述先進功能，將可在初始設計階段針對可能大幅影響開發新SiP所需時間的項目執行檢測作業，例如分析電子特性以確保訊號品質以及散熱功能的熱分析等，結果將可提升設計品質並使開發時程減半。
瑞薩網址：www.renesas.com