借力可配置介面　嵌入式處理器增添差異化功能

USB負責HID連接

通用序列匯流排(USB)介面最初的開發目的，是用以連接個人電腦與周邊。隨著時間推移，該介面已成為工業與基礎架構應用的常用介面。鍵盤、滑鼠及示波器等人機介面設備(HID)，通常採用USB介面，這表示系統嵌入式處理器必須支援此一介面。實現此一目標的最有效方法，是採用單晶片周邊。

除了HID之外，工業與基礎架構應用也可使用另外兩種裝置類別。USB通訊裝置類(CDC)不但適用於數據機與傳真機，也透過提供用於乙太網路封包傳輸的介面，來支援簡單的網路功能。同樣地，USB大量儲存裝置(MSD)主要針對硬碟驅動器及其他儲存媒體。

USB 2.0規格須要主機進行所有輸入及輸出埠的傳輸。此規格也定義三種基本裝置：主機控制器、集線器及周邊。

USB 2.0系統中，用於裝置的定址機制，可供單一主機連接多達一百二十七個裝置，可是集線器或周邊的任何組合。複合或組合裝置可以是選自於其中兩個或兩個以上的裝置。

雖然USB 2.0很可能是工業和許多基礎架構應用的首選，但周邊裝置在不使用主機的情況下相互通訊時，仍須部署USB On-the-Go(OTG)。為實作點對點通訊，USB OTG引入一種新的裝置，這種裝置包含使兩個周邊共享資料的有限主機功能。

OTG補充定義主機協商通訊協定(HNP)的新交握方式(Handshake)。使用HNP能預設周邊進行連接的裝置，並請求成為主機，為現有USB 2.0主機裝置範例提供點對點通訊。另外也定義階段作業要求通訊協定(SRP)。

USB標準的普及與穩定的狀態，嵌入式處理器廠商皆針對特定USB功能提供軟體程式庫，大幅縮短開發時間。系統設計人員毋須自行撰寫程式碼，只須執行函式呼叫(Function Call)即可進行介面操作。

這些程式庫須通過認證，證明已通過USB開發者論壇(USB-IF)USB裝置及嵌入式主機規範測試。德州儀器(TI)等多家廠商，皆為自家嵌入式處理器提供廣泛的USB程式庫。

2007年，USB 3.0推廣團隊成立，這種新的USB類型不僅向下相容以前的USB標準，而且資料速率比USB 2.0快十倍。USB 3.0採用新的訊號處理機制，並透過保留USB 2.0雙線式介面，達到向下相容的效果。

EMAC為網路/處理器間高效介面

符合IEEE 802.3乙太網路標準的介面，一般會被誤認為乙太網路媒體存取控制器(EMAC)，但完整的EMAC子系統介面實際上包括實體層(PHY)介面、乙太網路媒體存取控制(MAC)可實作通訊協定的EMAC層，以及一般稱為MAC控制模組的自訂介面三個區塊，這三個區塊可能已整合或未整合於晶片。

EMAC模組可控制從系統到PHY的封包資料流；管理數據輸入輸出(MDIO)模組可執行PHY的配置以及狀態監控。這兩個模組均可透過MAC控制模組存取系統核心，並且優化資料流，在嵌入式處理器等完全整合式解決方案中，自訂介面被視為EMAC/MDIO周邊不可或缺的組成部分。完整的EMAC子系統如圖1所示。

圖1　EMAC子系統

EMAC控制模組不僅可控制裝置中斷，也整合一個8KB內部隨機存取記憶體(RAM)，用以存留EMAC緩衝區描述元。MDIO模組採用802.3序列管理介面檢視和控制多達三十二個共用雙線式匯流排連接至裝置的乙太網路PHY。

主機軟體使用MDIO模組配置連接至EMAC的各個PHY的自動協商參數、擷取協商結果，並在EMAC模組中配置所需的參數，以進行正確的操作。此模組可使MDIO介面達到幾乎透明的操作，不需核心處理器的維護。

由於乙太網路受到廣泛運用，嵌入式處理器一般都在單晶片整合一個或多個EMAC介面。實作乙太網路介面時，所需軟體支援與程式庫的品質和範圍，是嵌入式處理器廠商必須考量的另一個問題。路由器或交換機等應用，所需的EMAC有時不止一個，這些應用能透過多個EMAC進行同步通訊，同時與多個裝置通訊。

SATA肩負儲存裝置通訊重任

序列ATA(SATA)可將主機匯流排轉接器，與硬碟或光碟機等大量儲存裝置連接。這個規格已經幾乎取代之前的平行ATA(PATA)。PATA需要長度不超過18吋的40/80線平行纜線，最大資料傳輸率為133MB/s，而SATA序列資料格式，則使用兩個差動支援連接資料儲存裝置的介面，線路速率為1.5Gbit/s(SATA 1.0)、3.0Gbit/s(SATA 2.0)與6.0Gbit/s (SATA 3.0)。SATA 1.0、SATA 2.0與SATA 3.0規範皆已推出。

SATA控制器需要的纜線較細，且長達3英呎。細纜線的靈活度較高，一方面可達到更簡便的布線，另一方面更有利於大量儲存裝置機殼內部的空氣流通。序列連結可達到高效能的部分原因，是採用進階系統記憶體結構，來儲存高速序列資料。這種進階主機控制器介面(AHCI)記憶體結構，可為控制、狀態及命令清單資料表提供通用區域。命令清單的每筆紀錄均包含SATA裝置程式設計的資訊，以及在系統記憶體與裝置之間傳輸資料的描述符表(Discriptor Table)。

大多數SATA控制器均支援熱抽換(Hot Swapping)，也採用連接埠倍增器(Port Multiplier)增加可連接至單一HBA連接埠的裝置數量。SATA標準支援許多功能，但少有SATA控制器支援所有功能。較為常見功能包括支援AHCI控制器規格1.1版、整合串列解串列器(SerDes)PHY、整合接收與傳輸資料緩衝區、各連接埠內部DMA引擎、多達三十二筆記錄的硬體輔助原生命令佇列(NCQ)、32位元定址、支援連接埠倍增器、支援活動發光二極體(LED)與機械控制開關。

由於SATA能夠儲存高達Terabyte範圍的大量資料，因此應用相當廣泛，其中包括小筆電、筆記型電腦、桌上型電腦、多媒體裝置及可攜式資料終端等。此外，SATA也可用於需要感測器或系統監控器儲存大量資料，以供後續分析的工業應用。

DDR2掌管記憶體與晶片溝通

DDR2是雙倍資料速率(DDR)同步動態隨機存取記憶體(SDRAM)規格的後繼標準。DDR2在匯流排時脈訊號的上升與下降邊緣傳輸資料，並以更高的匯流排速度運作，再進行各個內部時脈週期四次的資料傳輸。

簡化型DDR2控制器包括記憶體控制、讀取介面、寫入介面與輸入/輸出(I/O)區塊設計區塊。

這些區塊及其與DDR2記憶體晶片和核心邏輯的關係如圖2所示。記憶體控制區塊從記憶體存取應用特定核心邏輯，或從應用特定核心邏輯存取記憶體。讀取實體區塊負責處理在各個讀取週期中，擷取資料的外部訊號時序；而寫入實體區塊，則使用適當的外部訊號時序管理時脈與資料的發出。

圖2　簡化DDR2控制器實作

位元組寬雙向資料回應(DQS)隨資料(DQ)透過對外傳輸，用以進行擷取。DQS在讀取記憶體時，由控制器透過邊緣對齊的方式傳輸，在寫入記憶體時，則採取中央對齊的方式。單晶片延遲鎖相迴路(PLL)，用以鎖定DQS及對應的DQ，可在電壓及溫度發生變化時確保能夠相互追蹤。

DDR2 SRAM具有差動時脈輸入，可降低時脈輸入負載週期變化所造成的影響。DDR2 SRAM也支援資料遮罩訊號(Data Mask Signal)，可在各個寫入週期中為資料位元加入遮罩。

行動DDR(MDDR)也稱低功耗雙倍資料傳輸率記憶體(LPDDR)，傳統記憶體運作電壓為2.5伏特(V)或3.3伏特，而其運作電壓為1.8伏特，通常用於可攜式電子產品。行動DDR記憶體也支援傳統DDR2記憶體不具備的低功耗狀態，與所有DDR記憶體一樣，雙倍資料傳輸率是透過裝置時脈上下邊緣同時傳輸資料而達成。

uPP提供平行匯流排優勢

由於單晶片周邊的數量受成本或其他限制條件約束，系統設計人員通常尋求將資料傳入與傳出晶片的新方法，其中一種是利用未使用的視訊連接埠資源，高速收發非視訊資料。這種方法的缺點是資料必須轉為視訊格式(Video Frame)，在運作中需要部分處理器MIPS的支援，而在設計周期中則須占用寶貴的程式設計時間。

其他的方法存在類似的困難，而且大多數標準單晶片資料介面都是序列連接埠，無法執行高速傳輸。因此，許多系統設計人員認識到，將不符合特定介面標準但能以多種方式配置的彈性高速周邊專用於資料傳輸，可達到顯著的優勢。如果系統處理器必須與高速數位類比轉換器(DAC)、類比數位轉換器(ADC)、數位訊號處理器(DSP)及現場可編程閘陣列(FPGA)連接，而達到250MB/s的高速資料傳輸，則此類知識就相當有助益。

這種周邊的基本架構很簡單，具有許多個別平行匯流排的通道，經過配置可容納超過一個字元長度(Word Length)以上，其中也有內部DMA區塊，其運作不須占用核心的MIPS。另外，單倍或雙倍資料速率以及多種資料封包格式也適用。

各種嵌入式處理器均提供通用平行連接埠(uPP)，與序列周邊匯流排(SPI)及通用異布收發器(UART)等序列周邊不同，uPP可為設計人員提供平行資料匯流排的優勢，各通道資料寬度為8位元及16位元。

uPP在以75MHz的最高時脈速率運作時，能以遠遠高於序列連接埠周邊的速度傳輸資料。例如，以75MHz速率運作的單一16位元uPP通道，比以50MHz速率運作的SPI周邊快二十四倍。圖3顯示uPP簡化的配置圖。

圖3　uPP簡化配置圖

uPP最重要的功能包括具有個別資料匯流排的兩個獨立通道、通道可同時以相同或相反方向運作、I/O速度高達75MHz，各通道資料寬度為8～6位元、內部DMA可釋放CPU EDMA，以及具有極少控制接腳的簡單通訊協定(可配置各通道二至四個)。

uPP與另一種專用於可配置資料處理的周邊主機連接埠介面(HPI)有某些相似處。HPI是一種可供外部主機直接存取處理器內部記憶體的平行介面，然而，不同於HPI，uPP不允許外部裝置直接存取記憶體，而需要裝置軟體對I/O傳輸進行佇列，最大的差異在於uPP比HPI更快速，而且通訊協定也更簡單。

uPP主要用於FPGA或DSP等需要晶片外即時處理的應用，能夠為醫療領域等立即需要資料的市場帶來極大的優勢。

PRU提供更多UART介面

可程式即時單元(PRU)是一種小型32位元處理引擎，可為單晶片即時處理提供更多的資源。

PRU的四匯流排架構，隨著資料傳輸同步提取和執行指令。此外，也提供輸入暫存器，讓外部狀態資訊反映在內部處理器的狀態暫存器內。PRU設計的其中一個重要目的，就是儘可能達到彈性，以便執行各種功能。PRU的高彈性有助於開發人員在終端產品(無論是觸控螢幕、整合式顯示器或儲存功能)中整合更多的介面，進一步擴展產品功能或其本身專屬介面的功能。此目標主要是透過提供包括所有系統記憶體、I/O及中斷在內的PRU全面系統能見度而達成。

雖然PRU能全面存取系統資源，但內部資源相對而言屬於中等程度，PRU具有4KB的指令記憶體和512位元組的資料記憶體，具有本身的通用輸入輸出(GPIO)，延遲僅為數奈秒(ns)。

PRU可透過使用簡單組合語言程式碼的程式設計來實作自訂邏輯。此指令集可分為將資料移入或移出處理器內部暫存器、執行演算運算、執行邏輯運算與控制程序流程四大類。

圖4　使用PRU擴充現有裝置周邊的功能

除了補足I/O之外，PRU經過程式設計之後也可執行各種控制、監控或其他單晶片未提供的功能。對本身的控制需求與標準處理器配置不相同的應用而言，如此的彈性特別有助益。

ARM子系統與周邊整合

在評估ARM處理器的周邊介面時，了解周邊與ARM子系統整合方式相當重要。ARM處理器適合複雜多工的一般用途控制，不僅為大型程式提供記憶體空間，而且也具有良好的環境切換功能，這適合用於運作即時作業系統(RTOS)及精密的高階作業系統。ARM處理器負責系統配置與控制，包括周邊配置與控制、時脈控制、記憶體初始化、中斷處理及電源管理等。另外，ARM子系統包含ARM處理器，以及ARM處理器，進行整體處理器系統主控制器功能所需的其他元件。

一般ARM子系統包括下列元件組合：

圖5顯示ARM9子系統的配置圖。對於USB、EMAC、SATA、uPP及PRU等周邊而言，ARM子系統可存取周邊的控制與配置暫存器、時脈及電源管理控制。

圖5　ARM子系統配置圖

雖然標準介面在設計系統的過程中發揮重要的作用，能達到互通性與低成本，並減少設計時間，但是對於須達到產品差異化的設計團隊而言，實用性較為有限，設計人員也持續尋求晶片廠商提供各種多重組合的標準介面。對於晶片廠商而言，有助於有效實作介面的高品質軟體程式庫，是達到差異化的重要因素，並有助提供更高的彈性，只要透過PRU與uPP等可配置介面即可達成。系統設計人員利用工具套件中的這些選項，即可發揮創意，並且維持元件的低成本特性。

(本文作者皆任職於德州儀器)