美高森美(Microsemi)發布 Libero 系統級晶片(SoC)軟體的 v11.8 最新版本。這是一款綜合
性可程式設計邏輯器件(FPGA)設計工具套件，具有混合語言模擬等重要性能改進，還有
同級最佳除錯功能，以及一個全新網表視圖。除此以外，美高森美還提供免費的
License，讓使用者可評估該公司建基於 Flash 的 FPGA 和 SoC FPGA 器件。
美高森美(Microsemi)發布 Libero 系統級晶片(SoC)軟體的 v11.8 最新版本。這是一款綜合
性可程式設計邏輯器件(FPGA)設計工具套件，具有混合語言模擬等重要性能改進，還有
同級最佳除錯功能，以及一個全新網表視圖。除此以外，美高森美還提供免費的
License，讓使用者可評估該公司建基於 Flash 的 FPGA 和 SoC FPGA 器件。
美高森美公司軟體工程副總裁 Jim Davis 表示，新版本 Libero SoC v11.8 具有顯著的改
進，其中整合的 ModelSim ME Pro 可以針對 VHSIC 硬體描述語言(VHDL)、Verilog 和
SystemVerilog 提供混合語言的模擬支援，使得客戶能夠應對各式各樣的 IP 設計，而且毋
須擔心混合多種語言會出現問題。
Jim Davis 進一步表示，新版本還包括最新的 SmartDebug 增強功能，比如美高森美 FPGA
獨有的 FPGA 硬體中斷點(FHB)功能。FHB 功能可讓使用者在設計中設置中斷點，並按照
時鐘週期步進，這樣可以顯著提高可視性，並且縮短除錯時間。
該公司 Libero SoC 設計工具套件內容包括 Mentor Graphics ModelSim Simulator，可以逐行
驗證硬體描述語言(HDL)程式碼。可以在任何級別進行模擬，如行為級(預綜合)、結構級
(後綜合)，以及反標的動態模擬結果。Libero SoC v11.8 現在還包括 ModelSim Microsemi
Pro，可讓使用者在混合語言環境下進行模擬，而且，相比以前的版本可以提升百分之二
十的模擬時間。