比利時微電子研究中心(imec)於本周舉行的2022年IEEE國際超大型積體電路技術研討會(VLSI Symposium)，首度展示從晶背供電的邏輯IC布線方案，利用奈米矽穿孔(nTSV)結構，將晶圓正面的元件連接到埋入式電源軌(buried power rail)上。
微縮化的鰭式場效電晶體(FinFET)透過這些埋入式電源軌(BPR)實現互連，性能不受晶背製程影響。這套先進的布線方案能分離電源線與訊號線的配置，推動2nm以下邏輯晶片持續微縮，還能增強供電效能，進而提升系統性能。此外，imec也在晶圓背面導入了採用2.5D金屬—絕緣體—金屬(MIM)結構的電容，展現更佳的晶片效能。
晶背供電設計能分離邏輯IC的電源供應網路與訊號線，進而減緩後段製程布線壅塞的問題，還能帶來最佳化供電效能的好處。2019年imec首次提出這項技術，不同的製程方案也隨之出現。例如，在2021年VLSI技術研討會，imec首度展示晶背導線互連的實例，將奈米矽穿孔連接到位於晶圓正面的M1金屬層襯墊。
2022年VLSI技術研討會，imec在其發表的論文中展示一套進階整合方案，透過埋入式電源軌，將FinFET微縮元件一齊連接到晶圓正面與背面，創下全球首例。imec的CMOS元件技術研究計畫主持人Naoto Horiguchi表示，相信從微縮元件與提升性能的角度來看，採用晶背供電設計並導入埋入式電源軌是最有可能實現晶背供電網路的解決方案，這些電源軌在前段製程中埋入晶片，以局部布線的結構設計推動晶片微縮。