異質整合優勢作後盾　SiP元件打造更輕薄行動裝置

圖1以無線區域網路(Wi-Fi)系統設計為例，過去採用系統板級設計，至少須在電路板上用到二十一顆元件，占用空間約296平方毫米(mm2)，但改用Wi-Fi SiP三合一元件後，只占用81平方毫米，節省73%的空間。對於全球衛星定位系統(GPS)及記憶體子系統(圖2)的設計來說，也有同樣顯著的成果。當新一代的Pad類裝置採用SiP封裝技術設計，除裝置尺寸可大幅縮小、厚度變薄、重量變輕外，更可以採用更高容量的電池來增加裝置的續航力。

圖1　三合一整合成Wi-Fi SiP，尺寸為9毫米×9毫米，使用Molding封裝方式增加可靠度。

圖2　三合一整合成GPS SiP尺寸為8毫米×8毫米，可減少92%的空間。

多功能整合提高整體效能

在行動裝置求新求變的市場需求下，系統廠商面臨整合度愈來愈高，體積卻愈來愈小的挑戰，除要評估如何將多功能放入微型尺寸，同時要兼顧異質元件整合時，如何能夠進一步提升整體效能。

以堆疊式封裝層疊(Package on Package, PoP)的設計封裝為例(圖3)，透過將兩個或更多元件，以垂直堆疊或是背部搭載的方式來節省印刷電路板空間，且還能縮短訊號長度以提升電性效能。藉由SiP微型化產品後，訊號走線空間也會增加，訊號品質更容易掌握，設計高速訊號時，不再是件麻煩事。

圖3　整合多晶片記憶體及處理器的PoP設計將大量普及於行動裝置

天線擺放限制減少後，無線傳輸效能提高及訊號品質提升，將會減少功耗並延長電池使用時間。例如，片上天線(On-Chip Antenna, OCA)GPS SiP的設計上是使用可收右旋圓極化波(RHCP)的陶瓷平板天線直接放置在GPS SiP上，利用此天線優秀的方向特性和增益特性，可接收天空衛星傳送的微弱訊號，使GPS系統能獲得足夠訊號資訊來解出正確座標位置。所以將天線整合於晶片除可大幅減低射頻(RF)SiP所占用之主機板面積，最主要還有助優化訊號接收力。容易互相干擾訊號可優先考量SiP設計，以避免電磁干擾(EMI)效應及減少抑制電磁干擾的成本。

SiP大幅降低人力/元件成本

採用SiP設計可協助系統廠商降低設計難度，並加速開發週期，可有效降低開發成本，進一步使廠商能獲取較高的利潤。藉由SiP設計能減少零件、元件數及印刷電路板層數，以大幅降低成本。在設計流程上，包括導入射頻、類比產品、除錯程序及產品升級上也都較容易。而在後端組裝時，也能簡化流程，同時，以模組式進行測試也較方便。例如，十層板降至八層板，成本降低40%；八層板至六層板，成本降低25%。

SiP產品模組化的設計能提升產品開發速度，縮短產品上市時間。另外，系統廠商可節省硬體驅動程式的開發，軟體開發只須專注於產品應用，可大幅縮短軟硬體開發的時間及成本。例如，硬體開發時間由三個月縮短至一個月半，節省研發人力資源達50%以上。

彈性化設計加速產品開發

想打造一個消費者愛不釋手的行動裝置，除需功能強大的處理器外，還要能不斷的推陳出新，提供消費者與眾不同的產品才能掌握市場的先機，而SiP高度設計彈性的優勢能快速實現產品(圖4)，並協助廠商將節省下的開發時間，專注投入於產品的差異化。

圖4　功能型SiP元件實現產品在短時間內產生多樣化設計

相較使用四方扁平無接腳(QFN)封裝方式的SiP，產品設計如採用平面閘格陣列(LGA)封裝技術，接腳以陣列方式排列，在晶片尺寸改變後接腳仍可相容於原先已設計完成的印刷電路板，因而不會造成晶片差異性的困擾以及額外的成本。若使用LGA封裝，無論晶片外框如何改變，接腳都不會異動的特性，可讓廠商在不同終端產品設計中，輕鬆替換各式SiP晶片，達到不同的功能與效能，加速下一代產品的發展與縮短上市時間。

此外，功能型的SiP元件具有像模組的特性，同時也更方便應用於系統中，只要客戶在定義所需的產品特性後，透過像積木組合的方式，堆疊功能型SiP子系統後，就能快速創造一個新的產品，達到快速上市的目的。

未來隨著無線網通、高速傳輸、資料儲存等技術進一步發展，預估行動上網裝置市場將於2010∼2019年之間快速成長。SiP的微型化、異質整合、具高度設計彈性的技術優勢能讓電子產品進化至智慧於無形，以簡便且易於使用的方式實現未來行動生活資訊的互動及個人化的功能。

(本文作者為鉅景科技資深經理)