RS-485 Ethernet 乙太網路 乙太網 差分訊號 CAN USB 訊號鏈 半導體 工業 介面 類比

高遲滯接收器護體 差分訊號線路提升抗雜訊干擾力

2013-05-27
差分訊號被使用於乙太網路(Ethernet)、RS-485、控制區域網路(CAN)、通用序列匯流排(USB)等介面中,以強化介面雜訊抗擾能力。理想狀況中,所有介面的共模雜訊都能阻絕,但實際應用時,為確保資料流動,可考慮多項設計技巧及零組件參數。多數介面都會使用差分訊號,以透過纜線傳送數位資訊,因此需要兩條訊號線路,且差分訊號的雜訊抗擾性遠高於單端訊號。
差分訊號以雙絞線為架構

眾所周知,差分訊號的基本概念是利用同時影響兩條訊號線路的雜訊阻絕功能,如圖1所示,差分訊號平均傳輸於雙絞線(Twisted-pair)。

圖1 標準差分訊號鏈,加上簡化的電子雜訊耦合模型。

差分訊號與單訊號線及一根地線(即單端訊號)走線的方式相比,不僅具備較佳抗擾能力、時序定位準確等優點,還能有效抑制電磁干擾(EMI),亦即由於差分訊號兩根線靠得很近,且訊號幅度相等,因此地線間的耦合電磁場的幅度也相等,再加上訊號線與地線的的訊號極性相反,電磁場將相互抵消,因此對外界的電磁干擾也小。

環境中電子雜訊同時影響差分訊號兩條線路,故A與B接收的訊號為以下公式1與公式2:
VA=+1/2 VSIGNAL+VNOISE .................公式1
VB=-1/2 VSIGNAL+VNOISE .................公式2

故差分電壓訊號為公式3,A、B及差分訊號的關係如圖2。
VA-VB=VSIGNAL .................公式3

圖2 當A與B訊號線路受到相等雜訊,會遭到差分訊號阻絕,C線=A-B。
USB、乙太網路、RS-485與CAN等常見電子標準內,均使用差分訊號及雙絞線媒介,以提供穩定的高速通訊。但設計工程師必須注意,實際系統不可能出現理論中的理想表現,必須考量多項重要誤差及雜訊。

使用暫態電壓抑制元件
線對線阻抗失衡問題不在

均衡的訊號線路對於差分訊號的雜訊抗擾性至關重要;雙絞線可明定容許失衡的程度,例如在低頻CAT 6A情況下,會出現40dB的橫向轉換損耗,換言之,1伏特(V)的暫態與兩條訊號線(共模)耦合後,只產生10毫伏特(mV)的差分模式訊號,較低等級纜線容許較高的共模至差分模式轉換。

圖3 當耦合失衡或阻抗失衡造成雜訊接收不平均,差分訊號上會出現部分雜訊。
為防止暫態發生而增加元件,可能造成差分路徑線對線(Line-to-line)失衡(圖3),目前常使用暫態電壓抑制元件,以避免靜電放電、電壓突增、電擊造成損害,設計工程師應檢查這些元件是否匹配,確保每條差分線路受影響情況均衡。

電路板與連結器也可能造成差分線路失衡,阻抗與匹配則取決於頻率,設計工程師應考慮訊號頻率內容,以及預估的電子雜訊環境。

傳輸線長度不同易產生雜訊

若訊號線長度不等,也可能造成差分模式轉換共模雜訊,若雜訊與兩條完全均衡的線路相等耦合,但抵達差分接收器的雜訊訊號時間稍有不同,即視為非零差分雜訊,此現象將隨著頻率頻寬增加,而成為一大問題。以下公式4~6說明差分模式轉換共模雜訊計算過程。

VA=+VSIGNAL+VNOISE=+VSIGNAL +Asin[ωt] .................公式4
VB=-VSIGNAL+VNOISE’=-VSIGNAL+ Asin[ω(t+Δt)] .................公式5
VA-VB=VSIGNAL+A{sin[ωt]-sin[ω(t+Δt)]} .................公式6

圖4 當兩個訊號轉換間,因為傳輸線長度不同使共模雜訊抵達接收器,雜訊會影響差分訊號接收。
圖4中,若Δt加上雜訊頻率180度轉變,即形成最糟情況,差分雜訊振幅將比原本共模雜訊高一倍,縱然是小幅相位移動(Phase Shift),也會造成明顯共模至差分模式轉換,例如十分之一弧度相位移動後(約6度),約10%的共模雜訊將形成差分訊號。

實際舉例,若一項第二代通用序列匯流排(USB 2.0)裝置的差分接收器頻寬至少1GHz,可接受480Mbit/s的資料,如果1GHz的雜訊與差分線路耦合,線路長度差距3毫米(mm),再加上約15微微秒 (ps)時間平移,約相當於兩條線路間相位移動十分之一弧度,導致1GHz雜訊的十分之一形成差分電壓,造成接收器意外狀態轉換。若為RS-485或CAN等較低頻率的標準,則接收器頻寬與線路長度不平等敏感程度也會縮小。

在空轉與交越時段降低抗擾性

當匯流排進入合理運作狀態後,驅動端輸出振幅明顯大於接收器臨界值,縱然受電子損耗與部分差分雜訊影響,這項差距仍可確保傳輸狀態接收正確。

但是若無驅動端傳輸時,匯流排較易受差分雜訊影響,同樣情況也會在有效狀態轉換時發生,因為差分訊號此時進入接收器臨界區。在任一情況下,差分雜訊即使振幅相對較小,也可能意外造成接收器暫時轉換產出狀態,在此重要時刻,可藉由接收器遲滯衡量雜訊抗擾性。

遲滯改善雜訊抗擾性

圖5 接收器遲滯改善雜訊抗擾性
在訊號線路上,接收器臨界遲滯能減少差分接收器對電子雜訊的敏感度(圖5),臨界值間的分離量必須管控,確保接收器整體敏感度仍符合標準要求,故接收器遲滯(一般測量單位為mV)為各收發器或實體(PHY)差分雜訊抗擾性指標,設計工程師面對雜訊環境時,應考量接收器遲滯。

考量多項潛在問題 傳輸介面訊號穩定性更佳

總而言之,在差分網路內,系統設計師須評估多種潛在問題,包括纜線、連結器、保護裝置、收發器等。在差分訊號線路上,各元件的阻抗容忍度須控制在總阻抗範圍內。在最短波長的部分,各差分訊號的傳輸線長度必須相等;尤其對高頻網路而言,電路板配置與連結器接腳安排都很重要。

最後,選擇對高雜訊應用遲滯較高的差分接收器,在充滿雜訊的環境裡,透過這些步驟可確保通訊依然穩定,且可具備較佳的訊號品質。

(本文作者任職於德州儀器)

本站使用cookie及相關技術分析來改善使用者體驗。瞭解更多

我知道了!