賽靈思Virtex-5 SX240T結合浮點運算器IP核心

2008-05-26
賽靈思(Xilinx)為其獲獎無數且專為高效能數位訊號處理器(DSP)進行最佳化的65奈米Virtex-5 SXT FPGA平台,推出全新Virtex-5 SX240T元件。此款最新元件藉由高達528GMAC的乘加效能,與超過190GFLOPS的單精度浮點DSP效能,為廣播視訊、醫療影像、無線通訊、國防與高效能運算等應用的開發業者,帶來全球效能最高且可重新組態的DSP解決方案。  
賽靈思(Xilinx)為其獲獎無數且專為高效能數位訊號處理器(DSP)進行最佳化的65奈米Virtex-5 SXT FPGA平台,推出全新Virtex-5 SX240T元件。此款最新元件藉由高達528GMAC的乘加效能,與超過190GFLOPS的單精度浮點DSP效能,為廣播視訊、醫療影像、無線通訊、國防與高效能運算等應用的開發業者,帶來全球效能最高且可重新組態的DSP解決方案。  

此款全新65奈米Virtex-5 SXT240T元件包含1056 25位元x18位元DSP48E slices,讓設計人員可組合並運用專屬製程資源(Routing Resource)建置可擴充訊號處理鏈。每個DSP48E slice一般僅消耗1.4mW/100MH動態功耗,可在不犧牲效能的情形下,兼具高效率的功耗管理。此外,SX240T元件具有超過18Mbits的block RAM以儲存資料與係數,並具有二十四個高速GTP序列收發器,每一個接受器可支援高達3.75Gbit/s的資料傳輸速率。結合較高的DSP頻寬、記憶體與高速序列連結等功能,讓設計人員可減少印刷電路板上所需的元件,不僅可符合嚴苛的效能需求,同時也降低整體系統成本與功耗。  

賽靈思同時推出4.0版浮點運算器(FPO)IP核心以支援SXT240T元件。全新FPO IP核心經過最佳化設計,僅需前一代版本50%的資源,即可使用25位元x18位元DSP slice進行浮點乘法運算。結合SXT240T元件與FPO IP核心可針對高效能運算、醫療影像及國防應用等領域中,提供超過190GFLOPS的單精度浮點DSP效能。這樣程度的DSP效能可用來建置比其他競爭元件產品高出63%的單精度浮點乘法運算,或高出125%的單精度浮點加法運算。  

賽靈思網址:taiwan.xilinx.com

本站使用cookie及相關技術分析來改善使用者體驗。瞭解更多

我知道了!