Altera

Altera新款軟體縮短FPGA/SoC設計時間

2014-07-07
Altera近日發布Quartus II軟體14.0版軟體,其編譯時間比競爭設計工具套裝平均快出兩倍,保持了現場可編程閘陣列(FPGA)和系統單晶片(SoC)設計的軟體領先優勢。此外,這個版本還在Qsys系統整合工具中提供擴展的AXI支援,以及在Altera針對開放運算語言(OpenCL)的軟體開發套件(SDK)中支援快速原型的設計流程。
Altera近日發布Quartus II軟體14.0版軟體,其編譯時間比競爭設計工具套裝平均快出兩倍,保持了現場可編程閘陣列(FPGA)和系統單晶片(SoC)設計的軟體領先優勢。此外,這個版本還在Qsys系統整合工具中提供擴展的AXI支援,以及在Altera針對開放運算語言(OpenCL)的軟體開發套件(SDK)中支援快速原型的設計流程。

重新規畫的快速重新編譯特性支援用戶對設計進行小改動後,相較於進行完整的編譯,只需要一小部分的重新編譯時間。使用快速重新編譯特性,設計人員可以感受到預先合成硬體描述語言(HDL)改動加速了三倍,後適配SignalTap II邏輯分析器修改速度提高四倍,同時保持了設計中未改動部分的布局布線不變。快速重新編譯特性現已支援所有28奈米(nm) Cyclone V、Arria V和Stratix V FPGA。

Qsys系統整合工具經過改進,簡化了系統層級硬體零組件的連接過程。Qsys擴展了對AMBA AXI3和AXI4規範的支援,包括對點對點連接AXI4簡化版本AXI4-Lite、以及AXI4-Stream規範的支援。這些增強特性支援更多的訂製IP,簡化了Altera與第三方開發廠商矽智財(IP)的支援。

Altera網址:www.altera.com

本站使用cookie及相關技術分析來改善使用者體驗。瞭解更多

我知道了!