萊迪思新IP生態系統/設計環境加速FPGA處理器設計

2020-06-24
萊迪思半導體公司(Lattice)宣布推出全新軟體解決方案Lattice Propel,設計旨在加速開發基於萊迪思低功耗、小尺寸FPGA的獨特應用程式。Propel設計環境提供強大的IP函式庫(包括RISC-V處理器核心和各類型周邊元件),讓其中的元件易於組合,讓不同技能程度的開發人員都能輕鬆設計基於萊迪思FPGA的應用程式。Propel設計環境為通訊、運算、工業、汽車和消費性市場的開發人員實現應用程式開發自動化。

為了能在更複雜的系統中運用FPGA的並行處理能力,首次採用FPGA的開發人員需要靈活、易於使用的應用程式設計解決方案,最好能夠整合所有開發新興應用程式時所需的設計軟體和IP,且簡單容易上手。Lattice Propel的按建構逐步校正(correct-by-construction)開發工具可自動執行大部分設計流程,從而簡化整體系統開發。Lattice Propel將系統硬體與軟體設計結合到一套工具框架中,因此軟體開發人員可以在硬體準備就緒之前就開始建立系統軟體,而更快地將產品推向市場。

萊迪思半導體技術經理Gianluca Mariani表示,萊迪思提供了強大的設計環境,支援諸如RISC-V之類的開放標準,使客戶可充分利用豐富的處理器IP生態系統而毋須被專利技術和標準限制。當Lattice Propel設計環境結合FPGA的可重新程式化的設計特性,升級現有硬體和軟體來支援新興技術趨勢和產業標準就變得相當容易,如平台韌體保護恢復(PFR)標準。隨著Lattice Propel的發表,該公司在小尺寸、低功耗嵌入式解決方案的全新藍圖上邁出了重要的一步。

萊迪思半導體資深產品經理Roger Do表示,Propel設計環境的發佈彰顯萊迪思致力於持續為開發人員提供完整軟體解決方案,以簡化與加速基於萊迪思FPGA的低功耗應用程式開發。FPGA開發新人也可以透過Lattice Propel GUI輕鬆地將IP從萊迪思IP函式庫拖放到他們的設計中,簡化設計流程;然後,該工具將自動完成設計布局以納入新的IP。而經驗豐富的開發人員則可以使用Propel的文稿編輯,進行更精細的設計優化,或快速更新現有設計,將其遷移到接下來採用萊迪思FPGA的系統中。

Upcoming Events

熱門活動

More →

本站使用cookie及相關技術分析來改善使用者體驗。瞭解更多

我知道了!