Virtex-7 2000T 2.5D堆疊式矽晶 Cortex-A9 SerDes 分散式基地台 FPGA DDR3 Ethernet 乙太網路 乙太網 ASIC TSMC RRH DSP 賽靈思 ARM 4G

滿足嵌入式聯網系統所需 FPGA精銳盡出

2012-01-02
為搭上聯網商機順風車,FPGA廠商除透過新的製程技術持續提高FPGA電晶體容量,並研發整合ARM處理器的SoC FPGA外,更祭出超低功耗、高成本效益的解決方案,因應嵌入式聯網系統日益嚴苛的設計要求。
為爭奪網通商機,現場可編程閘陣列(FPGA)業者產品花樣百出。FPGA廠商一向有自己的市場應用勢力範圍,如網通、電源管理、航太與可攜式裝置等,不過,聯網市場規模持續擴大,促使該市場成為業者競相爭奪的重點市場,業者並推出各式各樣的產品,以期更擴大產品應用範疇。

Altera推出SoC FPGA

為提升嵌入式系統聯網、影像等處理的效能,Altera發表整合安謀國際(ARM)處理器的系統單晶片(SoC)FPGA。此一新的FPGA內建28奈米(nm)Cyclone V和Arria V、雙核心Cortex-A9 MPcore處理器、錯誤更正碼(ECC)保護記憶體控制器、周邊和高性能互聯功能,可滿足汽車、工業、影像監控、無線基礎設施和儲存等嵌入式系統所需。

圖1 Altera產品與企業行銷副總裁Vince Hu表示,SoC FPGA預計2012年下半年量產,並提供參考設計和開發電路板。
Altera產品與企業行銷副總裁Vince Hu(圖1)表示,新的SoC FPGA繼承安謀國際豐富的軟體開發工具、除錯器、作業系統、中介軟體和應用程式等輔助系統功能。另外,用戶還可利用Altera的SoC FPGA開發流程,迅速建立可訂製的安謀國際架構系統,縮減各種行業中嵌入式系統的電路板面積、功率消耗和成本,並同時提升性能。

Altera的Cyclone V SoC和Arria V SoC FPGA的處理器系統,除採用雙核心800MHz Cortex-A9處理器外,還加入NEON媒體處理引擎、單精確度/雙精度浮點單元、L1和L2快取記憶體,以及多種常用周邊。Hu指出,整合多種功能的處理器系統可提供高達4,000DMIPS的峰值性能,但功率消耗不到1.8瓦(W),且處理器系統和FPGA架構可獨立供電,能夠以任意順序配置和啟動。在SoC運作後,可根據系統須要關閉FPGA的部分,以降低系統功率消耗。

現階段,Altera在無線與有線技術市場的營收約占44%,此一SoC FPGA預期也可在網通處理器市場取得一席之地。Hu不諱言,SoC FPGA產品推出後,勢必與安謀國際核心的處理器業者相競爭,但此一新產品並不會用於行動裝置,而是如網通設備、安全監控等嵌入式系統。

值得注意的是,SoC FPGA並非以Altera最高階的FPGA進行整合,Hu解釋,Altera打算按部就班將該公司FPGA架構與不同安謀國際處理器核心整合。而為了讓客戶更容易將此SoC FPGA系列導入設計,SoC FPGA可同時使用Cortex-A9處理器和FPGA的共同工具與開發流程,並可使用Altera的Quartus II軟體建立客製化的周邊與硬體加速器,再使用Altera的Qsys系統整合工具將周邊與硬體加速器整合到處理器系統中。

跳脫紙上談兵 賽靈思2.5D FPGA產品問世

另一方面,賽靈思(Xilinx)採用2.5D堆疊式矽晶互連製程技術的Virtex-7 2000T FPGA終於問世。內建高達二百萬個邏輯單元可協助包括通訊、儲存區域網路、視訊處理與特定應用積體電路(ASIC)原型模擬等相關業者進一步節省開發時間與成本,Virtex-7 2000T已可送樣,預計於2012年第一季量產。

圖2 右起為賽靈思產品市場行銷總監Brent Przybus、全球品質控管和新產品導入資深副總裁暨亞太區執行總裁湯立人、亞太區銷售暨行銷部門總監張宇清
賽靈思全球品質控管和新產品導入資深副總裁暨亞太區執行總裁湯立人(圖2中)表示,經過6年的研發,賽靈思2010年正式與台積電發表28奈米2.5D堆疊式矽晶互連技術,而今採用此技術的第一顆FPGA產品已問世,而不再停留於空有技術但卻無實際產品的階段,Virtex-7 2000T亦為業界第一顆同時採用28奈米與2.5D堆疊式矽晶互連技術的產品。

Virtex-7 2000T為全球最大的FPGA、內含六十八億個電晶體,頻寬可達1.5TMAC,工作模式功耗僅19~20瓦。湯立人指出,Virtex-7 2000T由四顆FPGA以Side by Side的方式組合而成;由於並未採用三維晶片(3D IC)矽穿孔(TSV),因此為可避免3D IC散熱、TSV技術門檻高等問題,成功提升FPGA電晶體容量,且良率上也大幅提升。值得注意的是,Virtex-7 2000T容量相當於兩千萬個ASIC邏輯閘,開發時間可較ASIC縮短2年,且廠商毋須支付ASIC一次性費用(NER)成本,估計可加速FPGA取代ASIC的速度。

據了解,目前已有一百個客戶採用新的Virtex-7 2000T。湯立人認為,賽靈思此一高階FPGA看似應用市場相當局限,但事實上,已有許多不同的應用導入此新產品,例如,日本某電視機製造商即採用Virtex-7 2000T進行裸視3D電視產品的研發,預計於2012年美國拉斯維加斯消費性電子展(CES)中亮相;2012年正式量產後,新的Virtex-7 2000T於2012年底到2013年將可明顯挹注賽靈思總體營收。

湯立人並強調,雖然與台積電共同研發2.5D堆疊式矽晶互連製程技術,但聯電仍然是賽靈思重要代工夥伴,未來雙方的合作也將持續。

搶攻寬頻商機 萊迪思ECP4飆高速

瞄準行動寬頻通訊商機,萊迪思(Lattice)ECP4一舉將前一代ECP3擁有的3.2Gbit/s串列解串列器(SerDes)提高近一倍的傳輸效能,並內建6Gbit/s SerDes,再透過低成本打線(Wire-bond)封裝技術,讓新的FPGA系列兼備高速、低成本與低功耗特性。

圖3 萊迪思副總裁暨業務部總經理Sean Riley表示,新的ECP4內建高速SerDes,相當適合行動寬頻基礎建設應用。
萊迪思副總裁暨業務部總經理Sean Riley(圖3)表示,現階段,行動寬頻技術如3G、4G通訊須布建大量的多模基地台,或是更新型態的多模寬頻頭端(RRH)設備,除提高訊號覆蓋率外,也可提供較佳的使用者經驗;為支援多重輸入多重輸出(MIMO)的RRH,並實現更低的延遲,需要更高效能訊號處理器(DSP)及更高速的SerDes元件。因此,低成本、低功耗,但同時具備較高傳輸速率的元件將更能滿足市場需求,為FPGA帶來極大發展契機,因而萊迪思ECP4將SerDes的傳輸速率提高到6Gbit/s。

另一方面,行動寬頻的發展也衍生對後端骨幹網路傳輸速率的要求,因此有線網通接取設備須支援更高頻寬的乙太網路、更高速的DDR3介面,也需要更高速的SerDes。Riley指出,ECP4除了內建6Gbit/s SerDes外,還整合通訊市場中擔任要角的DSP模組與通訊引擎,因此可以符合寬頻通訊技術對傳輸速率與訊號處理的要求,並適用於RRH、分散式天線系統、蜂巢式基地台、乙太網路匯聚/交換、路由器等平台的開發。

Riley強調,行動寬頻基地台建置的數量只會持續增加,對電信業者而言將是一大支出成本,且數量龐大的基地台耗電量相對也高,不夠節能環保,因此低成本、低功耗的FPGA將更有市場優勢。為達到此低功耗、低成本的目標,ECP4仍以萊迪思專注的中低密度邏輯閘架構為主,並採用65奈米製程,再加上較便宜的打線封裝,因此可以同時擁有低成本、低耗電與高效能特色。

本站使用cookie及相關技術分析來改善使用者體驗。瞭解更多

我知道了!